• · systemverilog 如何用sample（）收集功能覆盖率信息？01-01
• · 命令行运行questasim 比较慢的原因01-01
• · 哪位大神测试过uart的modem的模块啊01-01
• · 求助：使用uvm_config_db与uvm_config_object来改变配置类的区别01-01
• · 怎么在一个txt里实现对verbosity的set？01-01
• · 求助：关于UVM中的config类01-01
• · 在run随机case时，加上SEED，当天run结果相同，第二天run结果就不同了01-01
• · Cadence cdsSPICE的使用说明01-01
• · 又到一年跳槽季节！IC验证求咨询01-01
• · Synopsys VCS Performance Optimization Engineer01-01
• · OVM&VMM各自是什么意思啊？01-01
• · UVM中如何根据DUT的状态来发送不同的sequence01-01
• · 推荐验证工程师。01-01
• · 请教如何使用dve查看覆盖率呢？01-01
• · VCS 2006要跑覆盖率的话，脚本怎么写啊？01-01
• · 关于 UVM寄存器模型的问题，寻求帮助01-01
• · sequence怎么看到dut的bsy信号 ？01-01
• · 求一份UART协议规范与学习进步之路，本人菜鸟一只01-01
• · 用urg压缩代码覆盖率vdb文件01-01
• · verdi3能不能保留视图01-01
• · SV断言的问题01-01
• · uvm_do_with随机化失败的问题请教01-01
• · 求助，一个有关UVM验证的问题01-01
• · 中兴现状 IC验证岗 求助知道中兴内部情况的哥哥姐姐01-01
• · 使用UVM/VMM如何对一个模块的信号中断功能进行验证？01-01