synopsys VIP

设计和tb可以用verilog，vip提供了verilog的wrapper，就是你说的可以用verilog的实例化。
起vcs时加-vera，
tb里面用到那个模块要把相应的文件include进去,就可以调用其中的task。
其他的设置忘了

新版本什么都支持的。

我现在就是在用SYNOPSYS的新版本啊，但是用VERA时仿真总是失败，版本不一致会产生问题吗

学习学习

REALLY GOOD WORK...！

THANK YOU VERY MUCH

希望以后有机会使用VIP。

多谢分享

不错的资料

看synopsys vipmanual，跑几个example

请问有synopsys vip manual吗?我在网上找了好久没找到呃。有的话麻烦分享一下。谢谢！

designware VIP是vera开发的discovery VIP是verilog开发的

synopsys里面的文档都告诉你怎么做了，你仔细看看vcs的manual，加几个选项就可以了。