微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 怎样实现system_verilog 和c_model的联合调制呢?

怎样实现system_verilog 和c_model的联合调制呢?

时间:10-02 整理:3721RD 点击:
用DVE的话, 怎么把c_model给显示出来?

你是指你正常运行时,HIERARCHY里看不到c?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top