微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微电子和IC设计
>
IC验证交流
> 使用ovl断言库时,是不是整个库都得编译啊
使用ovl断言库时,是不是整个库都得编译啊
时间:10-02
整理:3721RD
点击:
各位大牛,使用ovl时,是不是整个库都得编译啊?有没有小例子啊示范一下的。
同问,呵呵~
不是,根据添加的宏定义来决定编译那些函数
上一篇:
关于用irun跑uvm
下一篇:
请教:vcs查看systemverilog的功能覆盖率
断言
编译
都得
ovl
相关文章:
目前都什么仿真工具支持断言呢?
PSL断言中的vunit如何使用?
VCS可以支持PSL的断言吗?
请问如何在modesim里面进行基于OVL断言验证啊
请教关于AXI断言的问题
断言的仿真
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
怎么解决Dumping VCS Annot
VCS求助啊
verilog testbench产生随机数
How to solve "Dumping V
VCS和Verdi的安装包和license
求助:debussy能打开vcd文件么
VCS 2014.12 SP1跑simv遇到
UVM中DUT的interface的连接问
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top