• · 时钟起点的定义12-31
• · 求解一个virtuoso layout的快捷键12-31
• · 数字新手，求资料12-31
• · 从encounter里导出的gds在cadence里显示一堆VDD,VSS的label12-31
• · 关于几家晶圆测试设备企业12-31
• · ICC的route_search_repair12-31
• · 在icc中如何选中坐标值对应的位置12-31
• · 如果用到一个时钟的上升沿和下降沿 怎么写sdc12-31
• · sdc 求助 怎么约束时钟和输出数据之间的关系？12-31
• · DC综合时verilog文件读入的问题12-31
• · tiehi和tielo12-31
• · DC综合中 读入文件问题 read_verilog12-31
• · 跨时钟域 不设置set_false_path12-31
• · 请教怎样正确地把IOPAD加入DC综合的网表吗？12-31
• · 关于ICC output gds的warning12-31
• · 求助一个ICC_SHELL中key bonding的问题12-31
• · icc fp 问题12-31
• · AOCV的计算方式12-31
• · EDI破解12-31
• · clock gate path在做CTS的时候如何打破控制逻辑与enable端的loop12-31
• · synopsys 软件版本命名规则12-31
• · formality时调用异步fifo的dw.sldb库怎么加进去呢？12-31
• · 求助：DC合成时MUX无法使用指定的cell12-31
• · 在placemnet时的设置12-31
• · 数字后端中，各层金属的用途12-31