• · 数字后端的公司哪些比较值得一去？12-31
• · 在CTS阶段该如何做才能将skew做到最小？或者说该如何优化skew？12-31
• · 关于itf to tluplus12-31
• · 请教关于数字前端和后端在就业待遇，就业需求和发展前景的比较？希望大家给予解答12-31
• · 各位大神，能否帮我总结下保护环的作用是什么？谢谢12-31
• · EDI13安装完不能启动，信息提示格式错误，该怎么办12-31
• · 可用的LICENSE为什么不能启动DC12-31
• · PT通过命令report_analysis_coverage去看timing12-31
• · LVS验证用flat的方式去验证不通过12-31
• · DFT扫描链设计中，一条扫描链至少需要几个IO12-31
• · 写出的gtech网表里有ADD_UNS_OP这种单元，怎么仿真12-31
• · 存储器Memory设计和仿真一般都用哪些EDA工具？12-31
• · 求各位大神解决下calibre中一个奇特的LVS问题(LVS OPTION电位设定方面的)12-31
• · PT与ICC时序一致性的问题12-31
• · 做完CTS之后，clock tree的source insertion delay变成了负数是怎么回事12-31
• · 怎么生成不平衡的时钟树？12-31
• · DC 综合的时候timing report里的incr 和path是什么意思？12-31
• · 数字后端设计推荐书···12-31
• · 芯原和瑞晟，后端，请问怎么选？12-31
• · 想成为一个优秀的IC版图设计工程师，谁有好的书或资料介绍啊？12-31
• · 请问个关于IO排布的问题12-31
• · 求助各位non-unate clock翻译成中文 怎么说好咧？非单边时钟么？12-31
• · scan_chain reorder 影响因素12-31
• · 版图验证DRC出错，怎么看技术中要求的格点距离？12-31
• · 安装dc时的问题。搜了好多了，还没解决。12-31