请问个关于IO排布的问题

一般的IO排布是不是都基本上尽量均匀的放在版图4边啊?
现在有将近300个pad,每边75个，按照pitch 70的话，就相当于每边需要5mm多，但core本身很小，这个pad limited有什么方法可以进一步缩小面积吗? io pad还有别的放法吗?
谢谢

这么多PAD，问一下你们的系统工程师，在能封出来的前提下最小的pitch是多少，不过75已经是很小了，不知道你们做的什么芯片，为什么会有这么多PAD，看看前端能否优化代码，或者复用PAD之类的方式，再或者看看你们的库里有没有那种可以将IO stagger摆放的库，能用这种库的话会将pitch压缩到很低。
我觉得最好的方式就是在代码上优化了。

一颗SoC芯片。IO以及各种资源都比较多，还要emif这种接口。功能PIN已经有200+了。stagger IO库的话，也省不了太多吧..谢谢。

stagger IO 相比 inline IO可以节省一半啊，很有用的。一般的IO都是IO PAD比IO CELL大，如果是inline的，IO和IO之间还要用IO FILL CELL来填充。而stagger IO就是利用了这部分空间。
厂家提供的IO库一般会有normal, wide, narrow三类，对于pad limit的设计，尽量选择narrow的stagger io
IO的摆放方式和具体的封装形式也有很大关系。一般stagger会有两排焊盘。我在封装厂产线上看到有三排焊盘的封装，猜测芯片内部单边的IO就做了两行。