IC后端设计交流
- · 后端几个不明白的问题和不确定的问题。12-31
- · 关于Cadence OA版本和软件Encounter、PVS的讨论12-31
- · 紧急求助,如何用Hspice测电路功耗延时积或者能耗延时积12-31
- · 谁来帮帮忙,说说这个时序路径报告怎么看啊!12-31
- · lefout.list怎么样从virtuoso主窗口导出?12-31
- · DC综合时如何删除冗余逻辑12-31
- · DC 综合问题12-31
- · 关于create_clock和create_generate_clock问题?12-31
- · CLOCK 公共path中没有计算CRPR。12-31
- · icc func和scan的clock tree12-31
- · 请教各位大侠,前端综合除了掌握tcl脚本以外,还需要哪些知识12-31
- · 請教一個新手lvs問題12-31
- · DC check_timing 报告 end_points are not constrained for maximum delay12-31
- · set_output_delay 含义?12-31
- · 大神求助,spec file里搞不懂用法的几条命令12-31
- · 求指点!setup和hold可以同时为负么12-31
- · LSW窗口的搜索功能怎么设置12-31
- · QRC安装后无法使用12-31
- · DC中为什么要用Uniquify?12-31
- · encounter修复hold时间违例12-31
- · Calibre PEX抽取多层次数字模块寄生的问题12-31
- · 用Clibre做寄生参数提取遇到的问题,请求大家帮助。谢谢!12-31
- · The layer 'METAL1' is not found in the database.12-31
- · Alchip12-31
- · spec file里的CellObstruction有人用过吗?12-31
栏目分类
最新文章