CLOCK 公共path中没有计算CRPR。

各位大神，小弟最近遇到一个问题:我在PLL A点定义了两个master clock,mstr_1x_clk(50MHz),mstr_2x_clk(100MHz).在B端定义了两个generate clock, 1x_clk(50Mhz,source是mstr_1x_clk) 和2x_clk(100MHz,source 是mstr_2x_clk),然后在C点又定义了如下两个clock,ddr_clk(50MHz,source 是clk_1x)和sdr_clk(100MHz,source是clk_2x).这些clock都是必须的。现存在一条path, launch clk是2x_clk,capture clock是ddr_clk.红色的那段公共path PT报出来 CRPR是0，这是为什么，有什么办法解决吗?

好样的

remove 1x_clk and 2x_clk