微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如果用到一个时钟的上升沿和下降沿 怎么写sdc

如果用到一个时钟的上升沿和下降沿 怎么写sdc

时间:10-02 整理:3721RD 点击:
如果在设计中用到一个时钟的上升沿和下降沿,在综合的时候写sdc该怎么写?
是create_clock两个吗?

先create_clock clka
再create_generated_clock -name clka_n -source $location_clka -divide_by 1 -invert
设置clka与clka_n为同一个group内,它们之间是同步的

跟只用了一个沿一样的约束,不需要特殊处理(I/O除外,沿可配置的除外)。

就clock本身应该不用特别约束,和单沿一样,create一个就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top