时钟起点的定义
时间：10-02
整理：3721RD
点击：
在create_clock中，如果起点定义在module的pin上没有指定具体的cell的pin，这对后期做布局布线有什么影响?
那就把clock port的driving cell设小一些，让cts自动加个大buffer在端口附近。
谢谢！我想了解的是如果这样设置，ICC会不会将这个优化掉，只留下个端口在那。
我也遇到过这种情况，如果定义到module的端口的话，时钟树会做，但看clock_tree的时候就看不到了。不知道对不对。
你用report_clock_tree -level_info 可以看到具体的！
你有碰到sink丢失这种情况吗?
一般加的这个cell会在端口附近fix住的
起点 相关文章：