• · ICC2010.03，AHFS产生内部错误PSYN-866，什么情况？12-30
• · encounter没有模块12-30
• · DC:timing loop12-30
• · ASTRO操作问题-如何自动连接模块的pin12-30
• · DC综合后的功耗报告可信度如何？（与encounter、pt报告的差异对比）12-30
• · ISE TCAD 负阻仿真疑问12-30
• · 加decoup capacitance策略12-30
• · ICC 画线很慢12-30
• · report_timing 后只报出了一个时钟域的timing？另外那个没报出来。12-30
• · RTL DFT 和pre DFT的差别是什么12-30
• · 怎么设置Astro快捷键和cadence的快捷键完全统一。12-30
• · STA时的一个问题12-30
• · 为什么design_version 的setup设置好并保存了，但第二次启动还是要重新设置setup。12-30
• · 关于Design vision 2008诡异的事情12-30
• · 关于WLM选择的问题12-30
• · dc 综合时min_capacitance　violation12-30
• · 关于ICG问题？12-30
• · set_clock_latency 成负值是何意？12-30
• · EDI中如何在布完线后改变一些线的宽度12-30
• · 数字电路功耗设计12-30
• · hold是否与clock 频率无关？12-30
• · 哪里有calibre的下载地址12-30
• · 什么时候用macro model呀？12-30
• · 如何做partition？12-30
• · io pad 问题12-30