DC:timing loop
时间：10-02
整理：3721RD
点击：
请问设计里存在CK-Q-组合逻辑-CK的路径，工具认为存在timing loop,怎么处理?
会自动broken的，
一般工具會自己打斷,也可以自己設置,強行打斷.
谢谢老大们指教