• · Astro导入VCD文件错误12-30
• · DC门控时钟插入问题12-30
• · soc做PR的时候，via阵列如何优化才能不违例？12-30
• · 承接外包12-30
• · EDI中的命令reportDelayCalculation里的总电容和有效电容有什么区别？12-30
• · encounter版图电源绕线怎样呈多边形？12-30
• · calibre lvs 验证问题，请进。12-30
• · 关于在calibre lvs check时的ERC 问题12-30
• · 关于jitter和duty cycle两个名词解释？12-30
• · utilization 90%12-30
• · power analysis中的vcd12-30
• · EPS和VS和virtuoso high capactiy power IR/EM有啥不同？12-30
• · nano route后版图上出现了白叉12-30
• · 求助，dc在跑分层次设计的时候的流程12-30
• · 哪位大虾帮解释下ZMOS是什么器件，谢谢了！12-30
• · LEF文件修改后，如何及时更新版图呢？12-30
• · ICC CTS疑惑12-30
• · encounter做完floorplan求救~12-30
• · power on sequence问题请教12-30
• · 求教ICC的CTS的问题12-30
• · 请教STA写SDF的Timingcheck问题12-30
• · 在shell查看synopsys manual的小技巧12-30
• · 数字电路的PAD的选择依据12-30
• · 求voltagestorm training的一份文档12-30
• · sdf 反标 VCS仿真12-30