utilization 90%

挤压util不高的区域

怎么还要求utilization要达到90%，可以加filler cell，utilization可以达到100%。
可行的话可以减小core size

适当减小面积，加filler是必须的

util是按加filler之前的算

shrink die size，90%太高了，很危险，你几层metal，如果是7层以上，我同意

请问小编，uti在90%以上会有什么风险?

如果没猜错的话，这个要求肯定是抠门老板定的，为省面积压Utilization。如果小模块，金属层数有5以上，90%的utilization还是可以到的。

就是容易unroutable，其他没啥问题

对icfb小编补充一下：
utilization能做到90%当然好了，可以把面积做到更小，皆大欢喜；但是
可能存在的风险：
1、可能cell 密度太大，存在route不通的情况
2、utilization越高，修复时序越是艰难，setup hold timing fixed都困难，即使能修复也会额外增加你的工作量
3、utilization越高也可能导致你没法做ECO功能修正；

有些量很大，但是价格不高的芯片，比如硬盘控制器，一定要尽量减小面积，不然就没钱赚了

agree！

那90%是分水岭?

不讲理由的话，90%就是个凑数据而已。
after P&R 90%还是很容易到的。
after syn 的要求话，就加大wireload 的model。
忽悠老板吧。

对于大的设计，很难做到90%。
如果只是做很小的数字模块，还有可能。