微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > cell utilization多少合适

cell utilization多少合适

时间:10-02 整理:3721RD 点击:
目前load网表后,cell utilization为86%,这还是没有加scan chain的情况下。如果再加上clock tree、spare cell等,面积是否够用?

一般70% 起家

多谢!

和工艺有关,还有你这个utilization考虑没考虑macro?

macro已包含在内,但没有加halo

我觉得普通情况这个uti不可能做出来

包含macro的话不好说,因为和macro所占的面积有关
还有工艺相关,28nm和20nm的utilization起点肯定不一样

28的,没准可以做出来, 20纳米 + DPT, 直接没戏!

0.11um的,还没有到纳米级

不一定的看你逻辑是不是复杂还要看工艺我的经验是40-70 都有 从16nm到180nm都做过有个另一个公司的同学90都能做 和项目有关


那无论什么设计,70%以上的utilization肯定布不通了?

需要考虑几个问题
(1) 工艺: 对于40以下这个utilization是蛮高的了
(2) 综合:netlist是不是过约太多了

和design关系比较大,你try run一下呗,一般都是不超80%

光看utilization一个参数,意义不大
TSMC在评估router capability的时候,28nm 90% utilization可以route 没有DRC
16nm大概是83%。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top