微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > spare cell 插入多少合适?

spare cell 插入多少合适?

时间:10-02 整理:3721RD 点击:
在ICC中插入spare cell, 多少合适,有没有一个依据,比方说百分比之类的?

个人公司经验:按实际module大小及其有可能做eco的概率大小添加;如果比较大且前端反馈可能做eco,可以多撒些,没有具体的百分比,关键所加的spare cell module中要包含eco时最有可能用到典型cell,比如SDFF,NAND,AND,XOR,INV等。一般将spare cell module直接例化到实际的module当中做placement。

随便吧,一般几千到几万都行,
现在都是metal gate array 类型eco cell,不需要指定特殊的spare cell的,到时候可以任意改成cell的,

请问小编,metal gate arrary 这个在哪个文档中可以查到,谢谢!

工艺和库决定的,你现在是什么工艺什么库

也借楼问个问题,module里面例化了spare cell,PR以后发现比较分散,且不在当初例化的module里面或者周边,后续ECO要使用发现手动连线有些困难。大家是怎么处理的,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top