微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于icc对输入网表优化的疑问

关于icc对输入网表优化的疑问

时间:10-02 整理:3721RD 点击:
icc做place的时候,把输入网表里的function cell,与或非的逻辑改变了,比如一个或门改成了两个反相器加一个与非门了
有什么command可以来约束icc不过这个优化?

就是不能做restructure, 只能 resize

set_size_only [get_cells xxxx ]

我看文档上大概意思是说,ICC那样做可以使对timing power的优化空间更大,是这个意思吗?

我记得encounter默认不会出现这个问题吧

没什么意思,不是特别要求,尽量别size only,会限制优化的程度 ,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top