ICC中Utilization设置的依据？

在特定工艺下，一般情况下是设置为50%~80%，请问这样设置的依据是什么呢?
如果是65n，utilization设置过低，会使时序变差吗?

补充一个问题：影响时序的有线延时与器件延时，哪个是主要因素呢?

这个 根据design不同而不同，有些design 线逻辑关系多，congestion严重，或者routing的layer少，如只用到6M，相应的utilization要低一些了，
反之亦然，不过，一般后面place 和routing都要try 几次才敲定合适的利用率。
40nm 尤其是28nm以下 线延时明显增大，与cell delay相当

utilization设置过低，会使时序变差吗?这么理解的不知道对不对：利用率过低，走线过长，从而造成时序变差?

不见得啊，timing driving place nearbyfine,and routing will be also smooth, from those point, the timing will be improve if the utilization not very low for cell delay mainly design