微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,dc在跑分层次设计的时候的流程

求助,dc在跑分层次设计的时候的流程

时间:10-02 整理:3721RD 点击:
rt,最近遇到一个大设计,跑一个flatten的流程,dc直接跑死了,一个小时还没出结果,求助各位,如果我按照分层的方法来跑
大体的流程是什么?约束有什么特别的地方?
看了下dc的userguide,好像没什么地方说了这个啊

先rtl partition ,然后分别综合,写出ddc, write_ddc
然后top 再read_ddc ,然后再compile

多谢,有了大概的方法就可以按图索骥了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top