• · 请问哪位大大有SMIC018um后端的TLUPLUS文件？12-30
• · 如果一个设计里既有同步复位的模块又有异步复位的模块对综合有什么影响？12-30
• · 求助，dc能不能报告分类资源的面积12-30
• · Verilog 综合后与自己设计的部分相结合的问题12-30
• · 多时钟分析，相同时钟域的，不同的margin设置12-30
• · DC 综合后没有标准单元库中的门网表？12-30
• · encounter中的禁止布线12-30
• · 关于Astro自动布局Macro12-30
• · 用read_lef生成的ref library，布局的时候corner pad没有在角上12-30
• · 使用.lib与使用ILM做物理设计遇到的困惑12-30
• · foundry没有给CEL VIEW，怎么导呢12-30
• · Tetramax run simulation的mismatch问题12-30
• · 关于ICC DRC的问题12-30
• · 请教各位大侠去EDA公司主攻方向——万分感谢12-30
• · 求助，dc下同步时钟综合问题12-30
• · 有大侠用foundation flow吗12-30
• · 关于ICC禁止区域内布线的问题？12-30
• · LVS验证问题12-30
• · Astro问题，很奇怪12-30
• · ASTRO新手请教问题12-30
• · cordic dds ip核的问题12-30
• · Low power design power down block header和footer如何选择12-30
• · PT进行STA时，主要的时间花在哪些步骤上？12-30
• · 请问astro中LEQ以及ECO分别是什么意思？12-30
• · 这样的antenna很奇怪12-30