微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如果一个设计里既有同步复位的模块又有异步复位的模块对综合有什么影响?

如果一个设计里既有同步复位的模块又有异步复位的模块对综合有什么影响?

时间:10-02 整理:3721RD 点击:
如题。综合的时候应该怎么处理复位信号?还是必须要把复位方式改成统一的?

对综合来讲,都不是问题,按照你的需要设计就是了

现在这个设计中用了 assign rst = ~rst_n这个赋值,然后用rst信号作为异步复位信号,综合的时候应该怎么处理呢?另外就是在用Encounter布局布线的时候,会提示不能对使用assign语句做时钟树综合,我已经在综合脚本里加了下面几句:
set verilogout_no_tri "true"
set verilogout_equation false
set set_fix_multiple_port_nets true
set_fix_multiple_port_nets -all -buffer_constants -feedthroughs
但还是不行,这个应该怎么处理?

综合时可以把reset同一般信号一样处理,具体是否合适要看reset与clock的关系
encounter读netlist之前,可以指定遇到assign时,用一个buffer替代,然后读入带有assign的netlist就没有问题了,具体命令很简单,但是我现在手头没有

综合时可以把reset同一般信号一样处理,具体是否合适要看reset与clock的关系
encounter读netlist之前,可以指定遇到assign时,用一个buffer替代,然后读入带有assign的netlist就没有问题了,具体命令很简单,但是我现在手头没有

我在网上查了一下,并没有提到encounter这条命令,求小编赐教,多谢了!

有两种方法:1.在loading data之前,使用命令:setDoAssign on
2.在configuration文件中加入:
set rda_Input(assign_buffer){1}

综合的时候,同步复位时数据,不需要当成复位信号。
这种设计对综合没有影响,但是影响你的dft啊,出现复位当作数据的情况,影响覆盖率啊,需要特书处理。

多谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top