微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT进行STA时,主要的时间花在哪些步骤上?

PT进行STA时,主要的时间花在哪些步骤上?

时间:10-02 整理:3721RD 点击:
小编,大虾们:
1,PT进行STA时,主要的时间花在哪些步骤上?
2,Pre-layout和Post-layout STA run的时间有多大差别?
拜谢

主要的时间花在分析timing path 计算路径的delay上。

是花费在wire delay的计算上吗?
那在cell delay的计算上花费多大?

可以具体说下吗,我觉得应该是setup、hold。arc的判断上花费时间较多

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top