• · lib2db---Waring 问题请教。12-30
• · 讨论APR布线时BLOCK出pin跳线的问题12-30
• · 后端设计新人请教12-30
• · 在进行STA时，将design break成timing path需要多长时间？12-30
• · 关于DFT的两个名词12-30
• · 后端对scan_chain的处理问题？12-30
• · Load TDF时，路径是正确的，可是总显示no such file or directoty12-30
• · ASIC后端最费时间的是哪个环节啊？12-30
• · 弱问： useful_skew可以局部使用， 甚至只给某几条path用吗？12-30
• · Calibre做LVS时出错，紧急求救！12-30
• · 菜鸟Calibre LVS的错误求助12-30
• · 使用generateRCFactor命令时的问题12-30
• · 女生 EDA软件开发or嵌入式软件开发 哪个更好12-30
• · 模拟版图的难点在哪？12-30
• · AStro求助（Fail to execute command）12-30
• · 关于ICC布局的问题12-30
• · 请问gds做stream out的时候，如何设置到指定的文件夹？12-30
• · 没有tie high tie low单元时0,1怎么连接到电源和地12-30
• · 关于congestion问题？12-30
• · 综合时的问题12-30
• · extractRC时出现，unconnected wire found at terminal ...12-30
• · encounter CTS问题12-30
• · formal的问题12-30
• · metal fill12-30
• · 门控时钟的问题12-30