微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Calibre做LVS时出错,紧急求救!

Calibre做LVS时出错,紧急求救!

时间:10-02 整理:3721RD 点击:
在用Calibre做LVS时,有个power的IO总是报告说有pin在netlist里找不到,但在layout里可以找到,最终的结果是pin角unmatch;单独对这个IO cell做LVS却没有问题。经检查,这个找不到的pin在netlist里定义为global,请教各位大虾,可能是什么原因造成的,怎么处理?谢谢了啊!

不太明白你的問題所在

把这个信号脚在global里面删掉,然后确保该信号在顶层被例化了,要不就得把改引脚加入到rul里面作为全局变量了,例如power “?VDD?"之类的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top