微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 菜鸟Calibre LVS的错误求助

菜鸟Calibre LVS的错误求助

时间:10-02 整理:3721RD 点击:
本人初学后端设计,在Astro导出的gds文件在Calibre下做LVS的时候会出现这样的错误,哪位大侠能帮忙解决下呢?非常感激!
错误的图片如下:









图片可能因为网速的原因发了两遍,有重复的,大家别介意,谢谢

额。错误那么多,是不是输出的GDS弄错或者verilog netlist转换错了?
最好拿个最简单的模块,就一两个标准单元,跑一遍流程,看看流程有没有错误

其实我的模块很小,就是几个触发器还有一个RAM!也不知道怎么会这么多错误。

RAM的网表没整合好?

个人感觉第二个错误好像是大小写的问题,至于其他的问题看看电源和地的lable有没有打对。

但是大小写在哪进行设置呢?还是手动修改呢?

LAYOUT CASE YES/NO
SOURCE CASE YES/NO
LVS COMPARE CASE YES/NO

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top