• · DRC求指导，急12-30
• · set_input_delay clock $clock_name ？ 除clock所有inputs怎么写12-30
• · DC时的transition violation问题12-30
• · 在encounter中如何生成lef文件？12-30
• · 求DC指令集12-30
• · 菜鸟求助，Encounter draw power mesh问题12-30
• · 请教关于clock tree spec12-30
• · 自学astro，没人带，做新项目的时候会有哪些可能存在的问题呢？12-30
• · Block based STA原理12-30
• · 问一个关于createsparemodule命令的问题12-30
• · IC Compiler 有关参考库的问题！(已解决)12-30
• · calibre可以抽取出sdf 或者其他格式的文件支持PT做静态时序用吗12-30
• · 请教encounter的UI Customize问题12-30
• · PT化简sdc12-30
• · ICC中如何将指定区域的某一种cell/某一类instance报出来？12-30
• · 请教一个tcl综合脚本的问题12-30
• · Verilog 中assign语句 是并行的还是按顺序执行？12-30
• · 如何用 PT 分析异步 RESET 信号树的 SKEW？12-30
• · LP与GP工艺的区别12-30
• · 当clk path先通过组合逻辑时，PnR tool会把哪些gate默认为clk stop pin？12-30
• · 请教浮空状态在时序图上怎么表示12-30
• · 对于综合报告，如何才能知道某个模块的面积信息12-30
• · encounter中lef文件load问题12-30
• · astro问题 ，Setup Floorplan，报错12-30
• · lpe文件12-30