• · MAP文件想要加PIN怎么改？12-30
• · ptpx生成中生成的文件做功耗分析（pwl）的问题12-30
• · 数字电路版图过lvs关于端口的问题12-30
• · 造成天线效应的电子是在工艺制造过程中是如何累积的？12-30
• · 关于icc中remove_scenario12-30
• · 28nm工艺的Design Service的费用最多能用5 、6百万吗？12-30
• · 怎样在DC中指定特定的门来进行综合？12-30
• · 形式验证中出现的困扰问题，求助！望各位大侠，指点一二，万分感谢！12-30
• · 卖Idea,哪个设计公司要？12-30
• · 关于fastscan的问题12-30
• · 异步电路的综合脚本怎么写？12-30
• · DC和ICC时如何处理异步reset12-30
• · 为什么PT中没有hold time违例，在ICC中导入之后就有了呢？12-30
• · Soc Encounter怎么改变具体单元的位置12-30
• · SPEF and SDF(reprint)12-30
• · 请大牛帮忙指导 ICC 问题，谢先。急！12-30
• · PAD位置优劣判断12-30
• · 时钟干扰(问题解决)12-30
• · calibre做LVS时报bad componet subtye错误12-30
• · 请问DC怎么保存report？谢谢12-30
• · 求助：route时min_capacitance的violation12-30
• · encounter中VIA优化问题12-30
• · 帮忙看一下LVS错误报告呗~~~12-30
• · 关于smic18工艺的MANUFACTURINGGRID问题12-30
• · dc综合时对.v文件的综合顺序12-30