微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 形式验证中出现的困扰问题,求助!望各位大侠,指点一二,万分感谢!

形式验证中出现的困扰问题,求助!望各位大侠,指点一二,万分感谢!

时间:10-02 整理:3721RD 点击:
我做形式验证时,各个子模块单独验证都能够通过,可在顶层中调用这些模块却通过不了(顶层中除了调用这些已验证通过的模块外,还有两个IP模块),并且不通过的点就在单独验证可以通过的子模块中! 现在我将各个模块的.svf文件(逻辑综合时自动生成的)连同顶层的.svf一起读入,则验证就通过了!
这是不是就说明顶层之所以验证通过不了,是因为其.svf的问题?
还有,现在虽然能通过了,但能不能说明网表是通过验证的,正确的呢?
希望各位知道的能给于指点,非常感谢!

没问题。pass的。

真的这样就可以pass了?谢谢

pass了. svf记录一些综合的动作,做fm的时候是一定要读的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top