• · 某个domain的clk通过gating关断重启后，对这个domain做复位有没有必要？12-30
• · DC约束~~求助12-30
• · 请教如下要求的clock在pt中应该怎么create12-30
• · 请教各位，最近我们在tape out之前做的check list中的几个问题12-30
• · verilog-xl后仿真的错误12-30
• · 时钟约束问题12-30
• · multi clock select12-30
• · encounter中怎么让def从上方和右方定向resize12-30
• · 技术文件12-30
• · encounter生成的SDF为什么没有检查hold time？12-30
• · 网表中port置0置1的处理12-30
• · 时钟树上的DRVs violations12-30
• · 怎么给port手动加tie cell？12-30
• · encounter 电源线设置求助12-30
• · encounter write sdf的问题12-30
• · 请教大家一个关于pin脚的问题12-30
• · DC中寄存器优化问题12-30
• · encounter globalNetConnect 与版图LVS的关系12-30
• · encounter place优化问题12-30
• · 今天发生了一个sb的事12-30
• · 模拟设计和版图设计是怎么版本管理？12-30
• · 建立数字standcell的软件叫啥名字？12-30
• · 请问dc综合脚本里remove的用法12-30
• · 0.13um工艺，ARM926ejs主频周期3.6ns，低吗？12-30
• · abstract关于lef中block层小数的问题12-30