• · 晶振 PLL12-30
• · jupiter xt12-30
• · encounter中report_timing和timingDesign有什么区别12-30
• · 关于ICC库的一些问题12-30
• · 望斑竹出山，求解小弟疑问~~~12-30
• · DFTCompiler ---scan12-30
• · ASIC验证求助：后仿真时关于负延迟的问题12-30
• · dc综合latch的问题，急！谢谢12-30
• · 为什么shielding一般用vss而不是vdd？12-30
• · 55nm下的LVT cell的比例需要限制吗12-30
• · CTS前后的input delay设置应该有差别吗12-30
• · ptpx分析power的一个问题12-30
• · ASTRO和PT 报告12-30
• · clock一般设置drive为0，可是外面接了pad，drive就不是0了呀，怎么理解呢？12-30
• · pll 电源规划问题请教12-30
• · ICC读入SDC文件出error？12-30
• · 急！新人找工作 求论坛有经验的高手指点offer！12-30
• · 在floorplan过程中，row 的重叠会有什么影响12-30
• · 用encounter布线如果优化后还有违例怎么办？12-30
• · EDI 9.14修复SI的困惑12-30
• · EDI91，如何控制时钟local skew？12-30
• · 华大的版图设计软件比CADENCE差多少？12-30
• · 关于redhat4以上安装astro出现tail的解决方法12-30
• · 谁知道些EEPROM/EFLASH IP vendor？12-30
• · runN2NOpt的用法12-30