• · DC综合中的min capacitance violation问题12-30
• · negative timing checks 是什么意思12-30
• · EDI10.1的SI分析跑哪儿去了？12-30
• · PAD与core电压不同,如何处理12-30
• · 请问clock_latency值设置的大与小各有什么好处和坏处？12-30
• · icfb求助如何设置max12-30
• · 提前一个flop的clock，又不影响其他flop的clock balance 请教怎样处理12-30
• · 后端公司评价12-30
• · 关于icc中antenna的问题12-30
• · 求助静态时序分析的问题12-30
• · 命令：set_timing_weights -effort high 解释12-30
• · 菜鸟来问：复位信号fanout过大造成的delay过大如何解决？12-30
• · 求助一个primetime的问题12-30
• · formality遇到的一点问题12-30
• · 求助一个 prime time workshop的问题12-30
• · Routing 之后的报告中的 Time Given 是个什么参数？12-30
• · encounter导出的.v, module中没有器件？12-30
• · icc group_path 设置不上12-30
• · encouter log中的error12-30
• · propagated clock问题12-30
• · 有没有讲设置 constraint 的资料？12-30
• · 各位大神，求教ETS81的license方法12-30
• · 什么是fillwire？12-30
• · routing的疑问12-30
• · Hierarchical设计中block-level的design flow12-30