微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合中的min capacitance violation问题

DC综合中的min capacitance violation问题

时间:10-02 整理:3721RD 点击:
我在做DC逻辑综合进行violators报告时,出现min capacitance违例情况,如下:
****************************************
Report : constraint
-all_violators
-verbose
Design : cs8a63_sys
Version: C-2009.06
Date: Sun Oct 14 21:25:35 2012
****************************************
Net: internal_osc_en
Capacitance0.00000
- min_capacitance0.00100
------------------------------
Slack-0.00100(VIOLATED)
Net: n_209_net_
Capacitance0.00000
- min_capacitance0.00100
------------------------------
Slack-0.00100(VIOLATED)
请问出现这种违例是怎么造成的?需不需要修复?有什么影响?怎么修复?望高手指点,谢谢~!

估计是zero wire load model的原因,应该可以忽略

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top