negative timing checks 是什么意思

foundry提供的了两个.v文件sxxc18.v 、sxxc18_neg.v，foundry的解释如下：
sxxc18.v- Does not support negative timing checks, but simulation run
times are shorter than with smic18_neg.v.
sxxc18_neg.v - Supports negative timing checks, but simulation run times are
longer than with smic18.v.
其中 negative timing checks 是什么意思?

我的理解：rtl代码中有负沿触发，网标就会有负沿DFF。
如果有负沿寄存器，就得使用sxxc18_neg.v

这个是仿真模型啊~跟综合毛关系都没有啊~

嗯，之前关于综合的问题删了，请指教一下现在剩下的问题

在setup/hold等时序检查时，是否可以用负数，比如hold的requirement time是-0.1ns
一般foundry只提供一个带negative的.v，自己在跑仿真时，用选项控制是否要negative timing check

谢谢版大，谢谢各位

谢谢版大，谢谢各位

支持。那为啥需要负延迟呢

只是一个相对关系，对比一下有负数 hold 的触发器和最简单的触发器结构就明白了