微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > insert_redundant_vias 把timing带坏,如何处理?

insert_redundant_vias 把timing带坏,如何处理?

时间:10-02 整理:3721RD 点击:
目前想到的解决办法,把effort降低为low。
定义热dundant via 的rule,没搞懂,它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢?
还有加上double via后ICC中和PT的结果有很大的一个误差,如何让他们的结果统一一下呢?

又对应的设置,阻止critical path 上面加。
加后在route_opt

嗯嗯,我看过是有那种设置
我想用最common的情况处理,不设的太细
你说的route_opt应该用什么option呢?-incr -size_only么?

90nm一下 double via insertion几乎是必须的啊,
一般都是 route_opt 之后,
开始加insert_zrt_redundant_vias 以后,然后再 route_opt -incr 修啊
当然这个routability 没啥影响,如果congestion,就会使得double via rate降低,
route_opt -incr之后就能recover一些timing了,

至于define_zrt_redundan_vias 权重 是优先某些dfm via,比如large enclosure这种,
这种是最有利于dfm的,小的的enclosure dfm性能就差些,因此权重稍低

VL=Large square via;VB=Bar via;VS=Small square via。
优先级为:VL>VB>VS。

多谢!

我的建议是,在 initRoute时就一起Double Vias,这样就算route_opt时修timing降一些DV的话,比例也应该是比较高的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top