微波EDA网,见证研发工程师的成长! 2025濠电姷鏁告慨鎾儉婢舵劕绾ч幖瀛樻尭娴滅偓淇婇妶鍕妽闁告瑥绻橀弻锝夊箣閿濆棭妫勭紒鐐劤濞硷繝寮婚悢鍛婄秶闁告挆鍛缂傚倷鑳舵刊顓㈠垂閸洖钃熼柕濞炬櫆閸嬪棝鏌涚仦鍓р槈妞ゅ骏鎷�04闂傚倸鍊搁崐鎼佸磹閹间礁纾瑰瀣捣閻棗銆掑锝呬壕濡ょ姷鍋為悧鐘汇€侀弴銏℃櫆闁芥ê顦純鏇㈡⒒娴h櫣甯涢柛鏃€娲熼獮鏍敃閵堝洣绗夊銈嗙墱閸嬬偤鎮¢妷鈺傜厽闁哄洨鍋涢埀顒€婀遍埀顒佺啲閹凤拷23闂傚倸鍊搁崐鎼佸磹閹间礁纾瑰瀣捣閻棗銆掑锝呬壕濡ょ姷鍋為悧鐘汇€侀弴銏℃櫇闁逞屽墰缁絽螖娴h櫣顔曢梺鐟扮摠閻熴儵鎮橀埡鍐<闁绘瑢鍋撻柛銊ョ埣瀵濡搁埡鍌氫簽闂佺ǹ鏈粙鎴︻敂閿燂拷 闂傚倸鍊搁崐鎼佸磹閹间礁纾瑰瀣捣閻棗銆掑锝呬壕濡ょ姷鍋為悧鐘汇€侀弴銏犖ч柛灞剧煯婢规洖鈹戦缁撶細闁告鍐f瀺鐎广儱娲犻崑鎾舵喆閸曨剛锛涢梺鍛婎殕婵炲﹪鎮伴鈧畷鍫曨敆婢跺娅屽┑鐘垫暩婵挳骞婃径鎰;闁规崘顕ч柨銈嗕繆閵堝嫯鍏岄柛娆忔濮婅櫣绱掑Ο鑽ゎ槬闂佺ǹ锕ゅ﹢閬嶅焵椤掍胶鍟查柟鍑ゆ嫹婵犵數濮烽弫鍛婃叏閻戣棄鏋侀柟闂寸绾惧鏌i幇顒佹儓闁搞劌鍊块弻娑㈩敃閿濆棛顦ョ紓浣哄Ь椤濡甸崟顖氱疀闁告挷鑳堕弳鐘电磽娴e搫顎岄柛銊ョ埣瀵濡搁埡鍌氫簽闂佺ǹ鏈粙鎴︻敂閿燂拷
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > insert_redundant_vias 把timing带坏,如何处理?

insert_redundant_vias 把timing带坏,如何处理?

时间:10-02 整理:3721RD 点击:
目前想到的解决办法,把effort降低为low。
定义热dundant via 的rule,没搞懂,它的lect上写的优先级VB>VG>V。VB和VG指的什么via呢?
还有加上double via后ICC中和PT的结果有很大的一个误差,如何让他们的结果统一一下呢?

又对应的设置,阻止critical path 上面加。
加后在route_opt

嗯嗯,我看过是有那种设置
我想用最common的情况处理,不设的太细
你说的route_opt应该用什么option呢?-incr -size_only么?

90nm一下 double via insertion几乎是必须的啊,
一般都是 route_opt 之后,
开始加insert_zrt_redundant_vias 以后,然后再 route_opt -incr 修啊
当然这个routability 没啥影响,如果congestion,就会使得double via rate降低,
route_opt -incr之后就能recover一些timing了,

至于define_zrt_redundan_vias 权重 是优先某些dfm via,比如large enclosure这种,
这种是最有利于dfm的,小的的enclosure dfm性能就差些,因此权重稍低

VL=Large square via;VB=Bar via;VS=Small square via。
优先级为:VL>VB>VS。

多谢!

我的建议是,在 initRoute时就一起Double Vias,这样就算route_opt时修timing降一些DV的话,比例也应该是比较高的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top