微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_timing_derate后时序计算问题

set_timing_derate后时序计算问题

时间:10-02 整理:3721RD 点击:
route时我将derate设置如下:set_timing_derate -early 1
set_timing_derate -late1 ,
这样设置应该就是说计算时序的时候不考虑ocv的影响了吧?
在上面设置的基础之上设置clock_reconvergence_permission true, route后用report_timing报出的setup时序结果显示时钟公共路径时间差值为0.47ns(launch path为5.94ns,capture path为5.47ns),而clock reconvergence permission为0.1ns(不是0.47ns)。我就有疑问:
1,timing_derate都设成1了怎么时钟公共路径时间长还不一样啊?
2,如果两个path时间确实还受ocv的影响,clock reconvergence permission为什么是0.1ns而不是0.47ns?跪求解答

设成1 是no derate的意思,但是 derate 和 cppr,common path delay的值没有直接联系,
edi报的基本上是正确的

common path 可能只是你给的launch path 和capture path中的一部分,所以不是简单的相减

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top