求助一个primetime的问题

要读取所有的netlist

跟带高人解答。

就是不知道为什么不能完全读取层次化设计中的module，在PT中，上层模块和下层模块中建立不起联系，link_design文件中总是一堆warning。是什么原因?网表的机器报的，会有问题吗?还是tcl脚本又问题?但在导入展平式式设计时就没有问题，很愁人啊，大家都来帮帮忙啊，说说自己的看法，看到底怎么回事?

我记得是用link_design -keep_sub_designs。

我们是在DC后保存一个.gv文件出来的，它已经将所有子模块的.v都merge 在一起了，读一个.gv就搞定了，如果你的top层文件中的有些module没有在top文件中定义，它肯定会报错，你只有将所有在top文件里涉及到的module文件的.v都link在一起读才能正确

把脚本贴上来，大家帮你分析下。

wtwtrehehreh

瓦发放vgagvagvsa

小编的问题解决了没有，能否把你的解决方法分享一下?
偶也遇到这样的问题，同求高人解答！