• · 如何约束某一分频时钟，急求12-30
• · encounter的clock_gating问题12-30
• · DC综合时.db格式网表的生成问题，求教！12-30
• · Nplus和Salicide这两层,制造的时候,哪一层先做？12-30
• · encounter下如何check lef文件呢？12-30
• · icc 读入verilog网表错误12-30
• · 关于添加天线二极管之后做DRC的ESD错误12-30
• · encounter的库的问题12-30
• · 在ICC里如何更改net_type ？12-30
• · dc 综合 中wire_lode_mode中 slope 是什么意思呀12-30
• · dc中如何用某个命令看一个设计的层次信息12-30
• · 如何解决vcs dump saif文件出现的括号不匹配所引起的语法错误12-30
• · 关于dc下create_genereated_clock时提示的错误12-30
• · LSW中为什么会多出几个metal层？12-30
• · 求助，dc在约束时对以下几个分频时钟的约束分频12-30
• · 在ICC中怎样设置不容许route走macro上面！12-30
• · 请问各位高手这是怎么回事啊？12-30
• · 关于create_clock的时钟起点的设置问题12-30
• · encounter optimize Design 問題12-30
• · 请问I/O和power pad该怎么添加，急急急！！12-30
• · 综合之后的时序报告问题12-30
• · 讨论一下后端设计库的问题12-30
• · 用layout时导出gds时出现问题，求解答12-30
• · 大三微电子菜鸟求解啊！大神留步啊、、、12-30
• · （请教）批量提取数字或文字12-30