• · 当静态时序验证出现violation时 应该怎么优化12-30
• · 苏州IC设计交流12-30
• · 关于PT的读取SDF文件ERROR一点疑问12-30
• · dft 插链问题，急急急12-30
• · 如何通过ungroup方式将设计的面积减小？12-30
• · 请问inverter 为什么对duty cycle有利？12-30
• · Encounter系统中Partition的pin assignment问题12-30
• · 关于 DC综合脚本的set test_simulation_library 命令12-30
• · primetime时序报告中标注SDF有什么规则吗？12-30
• · 在cell的instance pin上出现DRC错误！如何解决？12-30
• · 讨论：Formality和后仿真，为什么会一个对，一个错！12-30
• · power compiler求教12-30
• · 在用ApolloII的同学请进来说两句12-30
• · 电容超出lib范围，transition 超出lib范围，PT计算的timing是否偏小？12-30
• · post-sim 與 gate-sim clk問題12-30
• · 用DC进行scan，产生data_source , data_sourcea的问题！12-30
• · mem的power stripe12-30
• · ICC做power_strap时自动打孔的类型12-30
• · 与非门和或非门速度问题12-30
• · 基于verilog代码的dft_lab12-30
• · DVFS调节疑问12-30
• · DFT 出現大VIOLATED12-30
• · 加well tap解决闩锁效应问题12-30
• · power shut off时power问题12-30
• · PMOS 防止Antenna 加P+/N-Well Diode 的理解12-30