power compiler求教

DC： write_saifAA
ModelSim 读入 AA 仿真， write saif BB
DC： read_saif BB即可优化power 动态分析

您好，您说的跟我拿到的一个例子所说的一致，在第一次DC综合时，有这个scr脚本
power_preserve_rtl_hier_names = true
analyze -f vhdl add.vhd
elaborate add
link这个link是链接什么的?
rtl2saif -output psc.saif -design design_design
运行这个脚本只需要这个add.vhd文件就可以吗?
真心感谢，这么多人看过帖子只有你回复。

是的，不需要的，大概就是这样的流程，具体细节还需要仔细看看user guide

关注，小编能不能把脚本共享出来哇

这个要看你是做RTL级的还是GATE级的
GATE级的话需要使用单元库转一个lib的saif, 然后做综合后仿真的时候反标这个lib的saif，生成一个gate的saif，然后再用power compiler读入gate的saif分析功耗和优化功耗