微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC在做power ring的时候提示outside the top-cell boundaries

ICC在做power ring的时候提示outside the top-cell boundaries

时间:10-02 整理:3721RD 点击:
放好io的pad后,想做个power rings,用的是create rectangle rings命令。结果出现如下提示信息:
warnings: (-0.026 2320.34) (-0.094 2319.55) VDD Wire dropped because it is outside the top-cell boundaries.
……
……
……
如上的warning总共8条,出现在设计IO PAD的每个corner的vdd,vss上。
power rings也并没有在版图上出现。
请问大家有遇到过这样的问题吗?如何解决?top-cell boundaries是如何界定的?这个可以修改吗?

出界啦,调下参数

请问小编如何调参数?小白一枚,望小编赐教

就是pitch,width,distance,start等参数啦,自己对照manual多试几遍就明白了

在做initialize floorplan时core和IO之间要留出一定距离的空隙,然后做ring,并且宽度、间隙也不能超出空隙。

多谢小编~不过这些option应该是create_rectilinear_rings的吧,这个命令和create_rectangular_rings有什么区别?

大牛啊,果然是这个问题,终于解决了,泪流满面啊~

小编,我在用icc给一个没有带pad的设计做ring和straps的时候,按照icc的dp ug方法,set_fp_rail_constraint
set_fp_block_ring_constraint
create_fp_virtual_pad
设置了期望的strap和ring以及一个虚拟的power source pad
但是在syntheze_fp_rail的时候出错了。
错误为:




后面我用另外的命令,
create_rectilinear_ring和create_power_strap就可以做出ring和strap,但是不知道第一个方法哪里出错了。

个人的理解是create_rectangular_rings是可以选择在macro或者macro group的其中一条边或者你想要某几条边来放ring,而create_rectilinear_rings是针对一个macro或者macro group只能放置整整的一个ring,是针对四条边的,当遇到一些macro贴着放时,就用到rectangular来有选择性的放某条边了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top