微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何通过ungroup方式将设计的面积减小?

如何通过ungroup方式将设计的面积减小?

时间:10-02 整理:3721RD 点击:
RT时序方面很容易满足;求助如何减小面积的compile
目前的方式;
compile_ultra -gate_clock -area_high_effort_script
求助ing,我曾经试过
compile -ungroup_all -incr -area_effort high -gate_clock
但是面积没有第一个命令来的小

同问啊,求助啊,我其实一直在纠结compile和compile_ultra的区别,如果有的后者,那么前者的作用都可以完全忽视了

tongwen xiuexizhong

主要是set_max_area 0
compile的选项可以多试几个,哪个好就用哪个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top