微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合之后的时序报告问题

综合之后的时序报告问题

时间:10-02 整理:3721RD 点击:
Startpoint: mid_sys_rst
(input port clocked by EXT_CLK)
Endpoint: cs8a63_mii_inst/cs8a63_gmac_inst/DWC_gmac_ahbiu_inst/DWC_gmac_ahb_ahm_inst_haddr_hi_reg_0_
(rising edge-triggered flip-flop clocked by EXT_CLK)
Path Group: EXT_CLK
Path Type: max
它把复位信号作为了startpoint,这是怎么一回事啊。

这样就造成了 它的slack负的很厉害

综合阶段,mid_sys_rst可以设置为ideal_network。到布局布线阶段再做buffer_tree处理时序

我设置ideal——network之后就没有出现上述的情况了,但是又出现了另外一个问题就是不管怎么调约束slack的值基本就在0和0.03波动。这个slack太小了后面的布局布线是不是没法做啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top