微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在floorplan过程中,row 的重叠会有什么影响

在floorplan过程中,row 的重叠会有什么影响

时间:10-02 整理:3721RD 点击:
如题,在core area的同一位置,不小心创建了两个完全或部分重叠的row,会对后续工作产生什么影响?
假设这两个row方向相同,或彼此X轴镜像。

影响多多,趁早改

陈老大 举点例子 有什么样的问题 感激

IC设计法则之一:别跟工具过不去

看了一下文本命令手册,似乎VerifyGeometry,checkFPlan等命令并不能检测此类错误?
有没有其他的提前发现此问题的方法?

你可以用脚本与DBTcl 计算一下row area .

两个完全一样 而且重叠的row 对place 是没有影响的, 我想象不出有什么问题。double 或者triple height的row 与single的overlap 那是常见的。
请陈老大指正

你说的情况与一楼的不一样

OK 那要不是一样 orientation不一样的重叠那肯定是有问题的

double 或者triple height的row 与single的overlap 那是常见的。
那么这样的重叠区域,到底在placement时,放置何种高度的单元呢,应该消除不同高度row的重叠吧。



不用担心啊 你只要告诉工具有什么样row可以给你摆 肯定可以摆好的 hornor row的同时 可以做好placeoverlap的地方应该都可以摆但是怎么摆的合理就怎么摆

就是说在这样的区域,排放何种高度的std cell,都有可能,完全取决于std cell的布局需求了

应该是这样的 工具这点应该能做到的 做不到这点 就太废了 早就有customer 要提enhancement了

a ge ge

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top