添加完io filler时 如果最小的io filler cell之间有重叠有影响吗

如题，

最小的这两个filler cell有重叠了，nano route之后，会爆出来violation，

然后clear violation之后，就没有提示了，但还是存在这overlapping
想问下，这个对最后性能等有影响吗

1、这个事情，一般要求是不重叠的，一般filler都是边缘拼接。而且没有你的IO库物理信息，谁也不可能给出一个确定的判断。我猜想如果filler里有孔的话（filler尺寸较大），那么这种重叠会产生via的重叠问题。
建议你把IO的gds导入Icfb，看下IO库的实际版图信息，如果在icfb里这种重叠拼接没有问题，没有drc err，那在edi里也没有问题。只在edi看lef的obs看不出来到底有没有影响。
2、性能---啥性能?芯片的还是IO的?具体什么指标?

ignore

恩 晚上我试试 性能就是比如最后的时序了 功耗了这些 对这些有影响吗

OK多谢小编

这些啊，没啥影响--