微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用encounter布线如果优化后还有违例怎么办?

用encounter布线如果优化后还有违例怎么办?

时间:10-02 整理:3721RD 点击:
1.如果有违例需要怎么改?大致说下即可 或者举个具体情况的例子
2.时钟树综合需要生成时钟树文件,那些缓冲器应该选几个?我试了几次好像选几个都看不出什么影响啊?求教

首先,你说的违例是指什么违例?1,timing vio?2,congestion vio?DRC?
这要具体去分析你的case,如果是timing违例,就比较麻烦,可能涉及到CTS的约束和之前步骤的约束。如果是congestion违例,那就看哪里的单元密度大,放散一些试试。
从你第二个问题看出来,你说的也许是timing vio。clock tree spec里面你可以多指定一些inv或者buf,比如x6,x12,x18,也可以把每个时钟的tran或者skew什么的放宽一些试试。

谢谢楼上。
总遇到金属密度不够,想填充cap filler 却总填不进去,不知道怎么回事。
另外您说的放散具体需要怎么操作?
很新的新手,勿怪,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top