微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter globalNetConnect 与版图LVS的关系

encounter globalNetConnect 与版图LVS的关系

时间:10-02 整理:3721RD 点击:

请问如果TieH、TieL的globalNetConnect 没有定义,LVS能过吗?
有人问,他的项目已经tapout,但是他忘记他有没有定义tieH、tieL的globalNetConnect了,而且由于工作地点的原因,他目前看不到项目保存文件了。但LVS肯定是没问题的。是不是LVS过了,就证明他encounter里的tieH、tieL的globalNetConnect 定义没问题?

自己拿了个小模块做了个试验,如果网表里有器件端口直接和1'b0,1’b1相连,在encounter PR的时候没有定义TieH、TieL的globalNetConnect ,导入版图做LVS的时候,会报错。
原因应该是:PR不改变网表拉高,拉低的等价关系,网表转成spi网表后,1'b0,1’b1就被VDD,VSS等电源地替换了,但PR时没有定义globalNetConnect,这些需要拉高拉低的就会悬空。所以LVS会过不了
不过还是想请大侠们确认下观点~Thanks

前几天,用SOCE 做了一个规模很小的数字电路,导入virtuoso后,LVS怎么也通不过,好像是说有某net 没有连接VDD,,,,困惑了好久,现在看了楼上的见解,估计是没有设置Tie HL而导致的,谢谢了。

TieH TieL 没做的话 会影响LVS跟FM吧 会报错有floating pin

没有连接的话,会提示错误吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top