微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > multi clock select

multi clock select

时间:10-02 整理:3721RD 点击:
各位大俠,有這樣一個block,輸入端有四個clock_in,分別對應四個sub-block,輸出端有clock_out,clock_out是四個clock_in經過mux選擇出來的,這個clock_out在dc中應該如何約束呢?在APR中又如何做balance呢?因為隨著不同的應用,clock_out可以切換成任何一個clock_in。

create_generated_clock
create_generated_clock -add
create_generated_clock -add
create_generated_clock -add

create_generated_clock可以對output port 設嗎

可以。

如果你的clock_out是root时钟,那就直在clock_out处做设置比较简单

如果我在這個output port上設stop pin,那么是否會與四個source進行balance?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top