微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么PT中没有hold time违例,在ICC中导入之后就有了呢?

为什么PT中没有hold time违例,在ICC中导入之后就有了呢?

时间:10-02 整理:3721RD 点击:
刚把网表和SDC文件导入到ICC中,report了一下就发现hold time有违例。
后来我发现导入SDC的时候有warning,原来ICC不支持WLM。那如果ICC不支持的话他在最开始阶段导入网表是如何计算网表中的延时呢?是基于什么样的模型呢?还有就是出现这个情况这个对后面的优化有影响没阿?
Warning: Constraint 'set_wire_load_model' is not supported by icc_shell. (SDC-3)
Warning: Constraint 'set_wire_load_model' is not supported by icc_shell. (SDC-3)

没关系, icc会ignore set_wire_load_model的设置,因为这些是前端的东西,
如果没有 parasitics annotation ,icc 也可以用 zero internnect delay方式计算,
set_zero_interconnect_delay_mode true
如果有rc抽取环境,比如在place, floorplan, routing后, icc做抽取,然后得出rc delay,
各个阶段有精度差别

没关系, icc会ignore set_wire_load_model的设置,因为这些是前端的东西,
如果没有 parasitics annotation ,icc 也可以用 zero internnect delay方式计算,
set_zero_interconnect_delay_mode true
如果有rc抽取环境,比如在place, floorplan, routing后, icc做抽取,然后得出rc delay,
各个阶段有精度差别

让ICC读 PT读的那个SDF或者SPEF 或者SBPF
如果设置完全一样,比如OCV之类的。
PT没有问题,ICC有问题的话,以PT为准。

恩,其实我一直对ZIC有疑惑,如果我设置ZIC为ture的话,那ICC如何在布局布线的时候估计线时延以满足最后constraint呢?貌似基于timing的place一般都是需要将时序相近的单元摆放在一起,按这个推理的话,也就是说place的时候需要知道各单元之间的延时信息(包括cell delay和net delay),而如果设置ZIC为true的话,那这样的布局是不是很不准确呢?布局如此,布线更是了呀。小弟对ZIC真的很疑惑了。
另外,就是,extract_rc之后,ICC会自动反标parasitics到net上去吗?我自己做下来的感觉其实差不太多,是不是自己感觉的问题啊

ZIC 只是为了估计pr之前的timing啊,和 Zero WIRELOAD model 估计pt ,dc timing一样啊
真正开始PR的时候要退出ZIC状态的,
在route之前, net delay使用elmore,awe等模型估计的,基于virtual route,和edi的 trialroute差不多,
route以后,有了真正的route,可以抽取做基于arnoridi 模型的计算,
和starxt抽spef,pt计算类似, 只是精度不一样

大侠 为啥我的pt读sbpf文件会失败,难道是命令错了吗?我的命令是read_parasiticsxx.sbpf我想知道不是这个命令应该是什么命令?sku

Check下Log文件吧。

看看,学习下,这个论坛真好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top