微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 异步电路的综合脚本怎么写?

异步电路的综合脚本怎么写?

时间:10-02 整理:3721RD 点击:
我在综合一个异步FIFO,老是不对,请教一下综合脚本该怎么写?哪位大侠能贡献一个tcl文件吗?先谢了

不懂 帮顶~

异步fifo还是时序电路,不是异步电路!

谢谢两位,我不知道具体该有哪些设置

只能帮你顶帖子了,真没研究过这个东西

我也顶一下

也就是多时钟信号,时钟之间不确定相关系的综合是吧.

楼上的,正是
我设置了set_false_path,综合出来后仿真好像没什么问题

我不知你用什么综合工具,FIFO从逻辑设计上,这它会处理异时钟带来的,不稳定.综合时可能会有warning,但不会有什么问题啊,问题最可能出在实际中,异时间带来的逻辑冒险.

不懂,帮顶

顶老师

我也不懂,顶下先!

不懂。

不懂,帮顶

帮顶。小编问题解决了吗。求教

我之前也写过一个异步fifo的脚本,可以参考一下,一定要清楚fifo的内部结构
建立两个时钟,分别对其设置相关的比如delay,uncertainty等等,然后set_false_path-from clka -to clkb,set_false_path -from clkb -to clka,综合时,没有问题。后来经过后端,小小后仿验证了一下,也没有发现啥问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top